pipeline burst cache：

管道,但缓存缓存或存储区域的计算机处理器设计中读取或写入管道的四个数据trafe以后但是可以(或“但是”)开始流或trafer适合,但到达前处理器。管道,但缓存通常用于静态RAM(静态随机存取存储器)作为L1和L2高速缓存一台电脑。这是1996年推出与英特尔“年代processo奔腾系列。管道,但缓存是一种异步缓存或同步但缓存。
在大多数计算机processo peonal,数据traferred沿着一条路径(或巴士)是64位(8个字节)。以来的每一行存储在缓存中是32个字节长,需要四个连续trafe trafer存储线。管道,但缓存,适合trafer需要3处理器”“年代的时钟速度周期,,剩下的三个trafe只需要一个周期(因为不需要时间来定位存储位置为其余trafe)。形容词流水线,但描述的想法,一旦解决了存储位置和访问和适合读或写trafer启动时,随后trafe来迅速离散但是下来(或)管或数据路径。总trafer存储的时间线使用管道但是缓存通常显示为/ 3-1-1-1 /或共有6个时钟周期。
这是适合发表在2005年4月

最近更新时间：2015-11-30 EN