创新不止 看Achronix Speedcore Custom Blocks如何改革FPGA技术

日期: 2017-10-31 作者:杨旭 来源:TechTarget中国

正如笔者在《FPGA常见问答》文章中所提到的,三大全球半导体市场之一的FPGA目前正迎来高速发展。背后的驱动力主要来自越来越快的计算能力的需求:随着人工智能(AI)、机器学习、5G移动通信等新一波智能数据密集型应用的兴起,全民进入一个“加速”时代,一个超越了传统CPU架构能力的加速时代。

随着半导体工艺技术的发展,以及上述计算能力需求激增的推动下,传统的FPGA技术同样在不断演进。如今市场上已经出现众多形式的FPGA产品模式,能够满足不同领域及行业的需求。

Achronix提供多样化FPGA产品 eFPGA增长最快

今天笔者要具体介绍的这家半导体公司是Achronix。Achronix是美国一家私有的、采用无晶圆厂模式的半导体公司。其开发了自己的FPGA技术,并基于FPGA提供了三大硬件加速器产品线:FPGA独立芯片Speedster系列、嵌入式FPGA内核(eFPGA)Speedcore 系列,以及以FPGA 多晶粒组合封装形式的Speedchip产品系列。同时,Achronix的所有FPGA产品均由其ACE设计工具提供支持,该工具还集成了对Synopsys Synplify Pro工具的支持。

作为FPGA技术领域的深耕者,Achronix从未停止技术创新。据悉,Achronix在2017年实现了强劲的销售收入及业务量增长,全年营业收入将超过1亿美元,其中,2016年10月首次发布的Speedcore嵌入式FPGA(eFPGA)IP产是其增速最快的产品,并预计在未来三年达到整个营收的50%。Speedcore从2015年开始参与客户项目的评估,到2016年第三季度已实现了向首批客户供货,其中基于16nm工艺技术的产品已量产,而基于7nm技术的产品将在2018年上半年完成测试芯片和首批设计。

Speedcore能够带来如此巨大收益的一大原因在于,其突破了传统FPGA产品通用性的限制,能够由客户自定义资组合(如长宽比例)和容量,是完全可定制的IP,最多可达200万个查找表。

Speedcore可以被嵌入到一款ASIC或者SoC之中,客户通过细化其所需的逻辑功能、RAM存储器和DSP资源,然后Achronix将配置Speedcore IP以满足其个性化的需求。Speedcore查找表(LUT)、RAM单元、DSP64单元和定制单元块能够以灵活的纵列方式组合在一起,为客户的应用创建最优化的可编程功能。

Speedcore上的创新:全新定制单元块Custom Blocks

近日,Achronix宣布推出全新的定制单元模块Speedcore custom blocks。Speedcore eFPGA在性能最高而成本最低的硬件加速的基础之上,借助Speedcore custom blocks定制单元模块,能够大幅度地缩减芯片晶粒大小及功耗,同时大幅度提升性能。同时,客户可以根据各自应用独特需求定制的逻辑单元块,实现自身对性能和功耗的目标。

Achronix的营销副总裁Steve Mensor

经Achronix的营销副总裁Steve Mensor介绍,Speedcore的面积较传统FPGA缩小了6倍,性能比标准FPGA更高。这技术创新过程主要由三个步骤实现:第一步是裁剪掉传统FPGA芯片上的外围部分(包括可编程的I/O口、SerDes和各种接口控制器等),只留中心部分,如此可减少50%的面积。第二步是继续对留下的中心部分进行裁剪,去掉外侧的shell(占整体面积的44%),仅保留核心功能,进一步将片芯面积缩减多达75% 。第三步就是加入Speedcore Custom Blocks定制单元。

最终,Achronix eFPGA IP产品在添加了Speedcore custom blocks定制单元块以后,就使其在拥有可编程性的同时还能够拥有ASIC级的性能以及高片芯面积效率。

下面这些案例中的数字可以充分显示出这一创新技术所带来的效果:

  • 通过为矩阵乘法运算优化数字信号处理器(DSP)和存储单元块,基于卷积神经网络(CNN)的YOLO目标识别算法的芯片面积被缩减了超过40%。
  • 如果用Speedcore custom blocks定制单元块来实现,需要并行比较器阵列的大型字符串搜索功能的片芯面积可以缩减超过90%。
  • 桶形移位器(Barrel shifter)和二进制位处理结构也可以在Speedcore custom blocks定制单元块中完全实现,从而在同样的面积中实现更大的、更精妙的应用,提升了可获得的频率。
  • 一个运行在800MHz的400Gbps包处理数据通道的核心功能也可以用Speedcore custom blocks定制单元块来实现,其可编程逻辑管理分析和控制功能。今天的FPGA独立芯片不能为包处理应用提供这么高的数据吞吐量。

客户在使用Speedcore custom blocks定制单元块的自定义功能时,是和Achronix一起完成的。这需要一个详细的加速工作负载架构分析,作为性能和/或面积瓶颈的重复性功能被评估为潜在目标,有可能被硬化而进入Speedcore custom blocks定制单元块。随后,Achronix将为客户提供一个用于基准测试和评估的新版ACE设计工具,它包含了带有定制单元块的、新的Speedcore eFPGA。根据需求,该过程可以被多次迭代,成为客户的系统创建优化的解决方案。

最后

数据的增长以及新的计算密集型应用的出现,无一不在推动可编程异构计算架构的创新需求,而Achronix则提供了目前最优的数据加速解决方案eFPGA,通过Custom Blocks定制单元块可以帮助客户实现最小的片芯面积,ASIC级的性能,构建独立FPGA芯片无法提供的功能。目前正被广泛用于人工智能(AI)、机器学习、5G移动通信、汽车先进驾驶员辅助系统(ADAS)、数据中心和网络应用等新应用领域中。

我们一直都在努力坚持原创.......请不要一声不吭,就悄悄拿走。

我原创,你原创,我们的内容世界才会更加精彩!

【所有原创内容版权均属TechTarget,欢迎大家转发分享。但未经授权,严禁任何媒体(平面媒体、网络媒体、自媒体等)以及微信公众号复制、转载、摘编或以其他方式进行使用。】

微信公众号

TechTarget微信公众号二维码

TechTarget

官方微博

TechTarget中国官方微博二维码

TechTarget中国

电子邮件地址不会被公开。 必填项已用*标注

敬请读者发表评论,本站保留删除与本文无关和不雅评论的权力。

作者

杨旭
杨旭

TechTarget中国存储组主编。负责存储和信息化网站,聚焦企业级存储领域,关注各行各业的数字化转型相关内容。专注原创。爱好研究美食,忠实美剧迷。

相关推荐